2013年12月10日
小野輝男 化学研究所教授らのグループは、大野英男 東北大学省エネルギー・スピントロニクス集積化システムセンター長（同大学電気通信研究所教授、原子分子材料科学高等研究機構主任研究者、国際集積エレクトロニクス研究開発センター教授）のグループとの共同研究により、スピントロニクス論理集積回路への適用が期待されている磁壁移動メモリ素子の試作・評価を行い、当素子が非常に優れた微細化特性（スケーラビリティ）と高速・低消費電力性能を有していることを明らかにしました。
本研究成果は、2013年12月9日から11日まで米国ワシントンDCで開催される半導体デバイス技術の国際学会「2013 IEEE International Electron Devices Meeting」において、9日に発表しました。
背景と課題
小さくすれば性能が上がる－この原理のもとで半導体論理集積回路は数十年に渡って目覚ましい発展を遂げてきました。しかし現在、「これ以上小さくしても性能が上がらない」あるいは「これ以上小さく作れない」という新たな局面を迎えつつあります。これらの諸問題は主に、現在の半導体論理集積回路が電子の持つ電気的性質に立脚していることに起因しています。このような中、注目されているのがスピントロニクス論理集積回路です。スピントロニクス論理集積回路においては、半導体論理集積回路が築き上げてきた優れた特性は継承しながら、待機電力と動作安定性の問題が顕在化しつつある記憶機能に関しては、電子の持つ磁気的性質（スピン）を活用した不揮発性スピントロニクス素子で置き換えます。これによってこれまで通りの「小さくすることで性能を上げる」というスキームを継続でき、同時にスピントロニクス素子の持つ情報保持に電力が不要な不揮発性という特長によって消費電力を劇的に低減することができます。
3端子型磁壁移動メモリ素子はスピントロニクス素子の一形態ですが、高速・高信頼動作が可能なことから、従来の論理集積回路においてSRAMが担っていたようなキャッシュメモリやロジック周辺の一時記憶回路への適用が期待されています。これまでに線幅100nm程度の磁壁移動素子において、良好な動作や高い信頼性が確認されていました。
半導体論理集積回路の回路パターンの微細化は年々進行しており、現在は32～16nm程度が研究開発の最前線となっています。したがって、スピントロニクス素子を最先端および次世代の半導体集積回路に適用するためには、良好な特性を維持しながらこのような微細なサイズにまで素子を縮小できること（スケーラビリティ）が求められますが、磁壁移動素子については今までのところ、このような観点での研究は十分にはなされていませんでした。
研究手法と成果
今回、本研究グループは、さまざまな線幅の磁壁移動素子を作製し、磁壁移動特性や磁壁の熱安定性およびその素子サイズ依存性を評価しました。そして、これまでの報告を遥かに下回る線幅20nmの素子において、良好な動作を確認しました。またデバイス特性の素子サイズ依存性の評価から、当素子が以下に示すような非常に優れたスケーラビリティを有していることを明らかにしました。
- 情報の書き換えに要する電流は微細化に伴いほぼ線形に減少する。
- 情報の書き換えに要する時間も微細化に伴いほぼ線形に減少する。
- 情報保持特性（熱安定性）は素子のサイズに関わらず十分な値を維持できる。
- 書き換え誤動作確率についても素子のサイズに関わらず極めて低い値に抑えられる。
得られた実験結果をもとに、情報の書き換えの際に1ビットの磁壁移動素子で消費されるエネルギーを見積もったところ、線幅が20nmの素子では1.8fJ（フェムトジュール）という値が得られました。これは、過去に報告されていたスピントロニクス素子での書き換えエネルギーの最小値（90fJ）の50分の1であり、SRAMの1ビットのセルの書き換えエネルギーと同等に小さい値です。このことから、磁壁移動素子は待機時の消費電力だけでなく、動作時の消費電力という観点でも非常に有望な技術であることが分かりました。
研究成果の意義
今回得られた成果は二つの意義を有しています。その一つ目は、磁壁移動メモリ素子が最先端、および次世代の半導体論理集積回路との親和性に優れた技術であるという点です。すなわち磁壁移動メモリ素子を混載したスピントロニクス論理集積回路では、「小さくすれば性能が上がる」という半導体回路の特長を引き続き享受することができます。二つ目は、微細世代における書き換え消費電力が数fJと従来の半導体回路技術並みに小さいという点です。これは磁壁移動メモリ素子を混載したスピントロニクス論理集積回路が多くのアプリケーションに展開できる汎用性の高い技術であることを意味しています。
本成果は、内閣府「最先端研究開発支援プログラム」（題名：「省エネルギー・スピントロニクス論理集積回路の研究開発」）、および文部科学省「次世代IT基盤構築のための研究開発」（題名：「耐災害性に優れた安心・安全社会のためのスピントロニクス材料・デバイス基盤技術の研究開発」）の支援により得られたものです。
- 日本経済新聞（12月10日 16面）および日刊工業新聞（12月27日 13面）に掲載されました。